Taiwan Patent Search Page 1 of 3

print out

Patent/Publication

No.

466652

Title

Wafer level package and its

process thereof

Publication Date

2001/12/01

Application Date

2000/01/31

Application No.

Certification_Number 146669

089101604

IPC

H01L-021/60

.. .

YANG, WEN-KUN TW

Inventor Applicant

YANG, WEN-KUN TW

Abstract

The present invention includes polishing the wafer backside by a grinder. Subsequently, a glass is laminated on the wafer backside surface by using

backside surface by using epoxy. Then, the wafer is etched to isolate the dies. An epoxy is then coated on the wafer by means of vacuum coating process. Then, a curing step is

performed by using the

ultraviolet (UV) radiation to harden the epoxy. A grinding process is optional used to grind the epoxy on the wafer circuit side. A plurality of pad openings is

formed in the epoxy. Subsequently, a pad circuit re-distribution is arranged over the upper surface of the epoxy. A solder mask

pad circuit for isolation. A

covers the epoxy and the









Taiwan Patent Search Page 2 of 3


printing process is carried out to print solder on the pre-determined area and the solder contacts to the pad circuit. Then, the solder is re-flow, and the wafer is then set to a testing apparatus for wafer level testing. A sawing process is next performed after the wafer-level test to separate the dice by cutting the scribe line, thereby obtaining the chip scale package (CSP).

Individual

Patent Right Change

Т

Application Number 089101604 Date of Update 20091208 Licensing Note No Mortgage Note No Transfer Note Yes Succession Note No Trust Note No Opposition Note No Invalidation Note No Cessation Note Revocation Note Issue date of patent 20011201 right Patent expiry date 20200130 Maintenance fee 20101130 due Years of annuity 9 paid



Taiwan Patent Search Page 3 of 3













		發明專利說明書	466652
_	中文晶圓型	態封裝以及其製程	
用名稱	英文		
	性 名 (中文)	焜	
二、明人	姓 名 (英文)	KUN YANG	
	國籍 1.中華		
	1. 新竹 住、居所	市仙水里18鄰安康街6巷47號	
	姓 名 1. 楊文 (名稱) (中文)	堤	
	姓 名 (名稱) (英文)	KUN YANG	
_	図籍 1. 中華		
	1. 新竹 住、居所 (事務所)	市仙水里18鄰安康街6巷47號	
	代表人 姓 名 (中文)		
	代表人 1. 姓 名 (英文)		



本案已向					
國(地區)申請專利	申請日期	案號		主張優先權	
		無			
		**			
有關微生物已寄存於	寄	存日期	寄存號碼		
		無			

四、中文發明摘要 (發明之名稱:)

god late

晶圓型態封裝及其製程

英文發明摘要 (發明之名稱:)

Abstract of the Disclosure

The present invention includes polishing the wafer backside by a grinder. Subsequently, a glass is laminated on the wafer backside surface by using epoxy. Then, the wafer is etched to isolate the dies. An epoxy is then coated on the wafer by means of vacuum coating process. Then, a curing step is performed by using the ultraviolet (UV) radiation to harden the epoxy. A grinding process is optional used to grind the epoxy on the wafer





四、中文發明摘要 (發明之名稱:)

將 晶粒分離,因而得到晶片尺寸封裝。

英文發明摘要 (發明之名稱:)

circuit side. A plurality of pad openings is formed in the epoxy. Subsequently, a pad circuit re-distribution is arranged over the upper surface of the epoxy. A solder mask covers the epoxy and the pad circuit for isolation. A printing process is carried out to print solder on the pre-determined area and the solder contacts to the pad circuit. Then, the solder is re-flow, and the wafer is then set to a testing apparatus for wafer level testing. A sawing process is next performed



46665	2	
四、中文發明摘要	(發明之名稱:)	*
英文發明摘要	(發明之名稱:)	
after the w	afer-level test to separate the dice	bу
	scribe line, thereby obtaining the	
chip scale	package (CSP).	



五、發明說明(1)

發明領域:

本發明與封裝技術有關,特別是一種有關晶圓型態之封裝技術。

發明背景:

目前已經有許多不同型態之半導體封裝,不論是那一種





五、發明說明 (2)

型態之封裝,絕大部分之封裝為先行切割成為個體之後在進行封裝。然而,晶圓型態封裝為半導體封裝之一種趨勢,其中之一種技術將如下所述。參閱圖一,複數之晶和(dice) 4形成於半導體晶圓 2之表面,一玻璃 8 利用黏著物質 6貼附於晶園 2之表面上。然後,沒有晶粒的那一面將被研磨以降低其厚度,通常稱做背面研磨(back grinding),如圖二所示。接著,晶圓被蝕刻用以分離 IC以及部分之黏著物質 6將被暴露,參閱圖三。請參閱圖四,另一玻璃 12利用黏著物質 10貼附於相對於具有晶粒之那一面。下一步驟顯示於圖五,一膜層 (compliant layer) 14形成於第一玻璃 8之上,接著蝕刻該第一玻璃 8以及蝕刻進入黏著物質 8、10之部分,如圖六所示,通稱為切口製程 (notch process),因而形成一溝渠 16於玻璃 8以及黏著物質 6、10之中,錫珠將在後續製程中形成於膜層 14之上。

一由銲錫所組成之膜層 18將被圖案化於第一玻璃 8之表面上,以及沿著溝渠 16之表面,以提供電性連接,膜層 18也覆蓋膜層 14,如圖七所示。請參閱圖八,一錫膏單幕 20接著形成於銲錫膜層 18之表面以及玻璃 8之上以暴露對應於膜層 14之表面,參閱圖九與圖十,錫球 22然後利用傳統之植球技術植於被錫膏單幕 20所暴露之銲錫膜層 18表面,下一步驟為執行一切割製程以藉由溝渠 14敛刻該黏著物質10穿透該玻璃 12以分離該晶粒,如昔知技術,在此步驟實





五、發明說明 (3)

施之前,一切割膠帶24先行貼附於第二玻璃之上。

然而,上述之製程過於複雜、其需要切口製程以及切割第二玻璃之步驟用以分離晶粒,此外,其包含形成陡峭之溝渠斜面,形成於其上之銲錫將不易附著而導致開路,因此元件之品質性能將因而降低。

發明目的及概述:

本發明之目的為提供一具有真實晶片大小之封裝。

本發明之另一目的為提供一低製作成本以及揭露一種晶圓型態封裝以及其製程。

本發明之再一目的為提供一可以適用於晶圓型態測試 (wafer level test)之晶圓型態封裝,以利於晶圓型態崩 應測試以及其它之測試。崩應測試(burn-in test)為加溫 壽命測試,挑出早期夭折之產品。

一晶圓背面先利用一研磨裝置研磨,在實施此步驟之前,晶圓膠帶先行貼附於晶圓之正面,以及研磨之後再將其移除。一玻璃貼附於晶圓背面,適合之材質包含,但不限定為環氣樹脂 (epoxy),玻璃可以利用習知技術之貼附技術加以附著,然後,利用一具有特定圖案之光阻作為蝕刻罩幕,蝕刻上述之晶圓用以分離IC。最佳之狀態為光阻開口對應於晶圓上之切割道(scribe line),以暴露該切割道。一黏著物質具有 1-2mil之厚度塗佈於晶圓之第二面,最佳為利用真空塗佈製程,黏著物質可以為環氧樹脂





五、發明說明(4)

(epoxy),此步驟近似於現有膠帶之原理,將其改良應用於晶園表面之保護層。此真空塗佈製程可以防止泡泡形成於其中,且環氣樹脂(epoxy)將填入溝渠之中。一固化之步驟可以利用紫外線照射或加熱處理以硬化上返之環氣樹脂(epoxy)。一研磨製程可以選擇性地使用,用以研磨在具有電路那一側之晶園表面上之環氣樹脂(epoxy)。複數個開孔形成於黏著物質之中以及對應於晶粒上之墊(pad),接著,電路重新分佈設置於環氣樹脂(epoxy)之表面之上,部分之電路接觸墊以建立電性之連接。一錫膏單幕作為一絕緣,錫膏單幕暴霧電路特定之區域,這電路被暴露之區域為預定來置放導體球之區域。一印刷製程用來塗佈錫膏於上述特定之區域之上。然後利用熱流過程將錫膏變成錫球

本發明之晶圓型態對裝,包含:一具有複數個晶粒形成於其上之晶圓,其中該晶圓具有溝渠形成於該切割道之上,一材質利用第一黏著材質貼附於該晶圓之背面,該複點個晶粒之上以及填入該溝渠,該複數個晶粒具有複數個墊形成於其上,一電路佈局形成於該第二點著材質之上,以及連接該複數個墊,一錫球罩幕覆蓋該電路佈局以及該第二點著材質,以及暴露部分之該電路佈局以及錫球形成於該被暴露之部分之上以及連接該電路佈局。





五、發明說明 (5)

發明詳細說明:

本發明揭露一種晶圓型態對裝以及製作晶圖型態對裝之方法,詳細說明如下,所述之較佳實施例只做一說明非用以限定本發明,參閱圖一,一晶圖背面(或第一面)先利用一研磨裝置研磨,在實施此步驟之前,晶圖膠帶先行貼附於。在較佳之實施例之中,在經過研磨後之晶圖 5厚度的為 6-8 mil。接續,一材質 3例如玻璃匙份於具有複數個 600 xy),玻璃 1可以利用習知技術之態服定為 和形成於其上之晶圖背面,適合之材質包含,但不限定為 和形成於其上之晶圖背面,適合之材質包含,但不限定為 和形成於其上之晶圖背面,適合之材質包含,但所技術加 跟氧 樹脂 (epoxy),玻璃 1可以利用習知技術之態附近 4 較 1 可以 4 財 1 更 1 。 在 1 更 2 其 它 4 數 數 有 接 近晶 圆之 熱 膨脹係數 為 3-5 cm/cm/°C。

然後,利用一具有特定圖案之光阻 (未圖示)作為敘刻罩幕,檢契上述之晶圓用以分離 IC。最佳之狀態為光阻開口對應於晶圓上之切割道 (scribe line),以暴露該切割道7。然後利用濕蝕刻蝕刻晶圓以使得利用本步驟所形成之溝渠具有斜面,此可以利用傳統之蝕刻技術控制蝕刻配方而得到。





五、發明說明 (6)

參閱圖十一至圖十三,一黏著物質 11具有 1-2mi1之厚度塗佈於晶圖 5之第二面,最佳為利用真空塗佈製程,黏著物質 11可以為環氧樹脂 (epoxy),此步驟近似於現有膠帶之原理,將其改良應用於晶圖表面之保護層。此真空塗佈製程可以防止泡泡形成於其中,且環氧樹脂 (epoxy)將填入溝渠 9之中。一固化之步驟可以利用紫外線照射或加熱處理以硬化上述之環氧樹脂 (epoxy)。一研磨製程可以選擇性地使用,用以研磨在具有電路那一側之晶圖表面上之環氧樹脂 (epoxy)。

複數個開孔 15形成於黏著物質 11之中以及對應於晶粒上之墊 (pad)13,當然,這些墊 13將被暴露出,必須注意的是環氣樹脂 (epoxy)對雷射而言為可遠光材質,因此位於切割道上之對準標記將不會被環氣樹脂 (epoxy)所遮蓋。換言之,對準標記對後續之對準裝置而言為可見她。此外,黏著物質 11必須具有可流動性以及具有抗水氣之特性。

接著,導電通道佈局或通稱之墊電路重新分佈設置於 環氧樹脂 (epoxy) 11之表面之上,如園十四所示。電路 17 可以利用等電物質所組成例如金屬或合金,較佳為利用 Cr-Cu合金。部分之電路 17接觸墊 13以建立電性之連接。 仍請參閱圖十四,一錫膏罩幕 19遮住電路 17作為一絕緣且





五、發明說明 (7)

錫膏單幕 19暴露電路 17特定之區域,這電路 17被暴露之區域為預定來置放導體球之區域。一印刷製程用來塗佈錫膏 21於上述特定之區域之上。然後利用熱流過程將錫膏變成錫球,此熱流之溫度可以利用已知之製程溫度,參閱圖十五。半導體晶粒 5將耦合於上述之錫球 21,錫球可以利用已知的 BGA技術加以製作,較佳之錫球分佈為一陣列排列,錫球連接上述之電路因而建立電性連接。

然後,晶圓傳送至晶圓型態測試裝置中進行晶圓型態測試,例如崩應測試(burn-in),完成晶圓型態測示之後,然後進行切割用以分離個別之晶粒。切割過程主要沿著切割道切割而得到晶片尺寸對裝 (chip scale package; CSP)。下表為晶圓型態晶片尺寸對裝 (wafer level CSP)與晶片型態晶片尺寸對裝 (chip level CSP)之比較。

本餐明以較佳實施例說明如上,而熟悉此領域技藝者, 在不脫離本發明之精神範圍內,當可作些許更動潤銹,其 專利保護範圍更當視後附之申請專利範圍及其等同領域而 定。





A 6 665 2 五、發明說明 (8)

表一	
品图型態 CSP	晶片型態 CSP
整著晶圖進行封裝 (Whole	個別晶片封裝(Individual
wafer packaging)	chip packaging)
最大之尺寸至晶粒交界(Max	最大尺寸;晶粒尺寸+百分
size extends to die street)	之二十(Max size : die size
每一接腳约美金 0.1 到 0.5	+20 percentage)
分 (Economy of scale	
0.1 to 0.5 cent/lead)	每一接腳约美金 1 到 5 分
	(Costly
	1 to 5 cent/lead)

五、發明說明 (9)

1666年5-2為本發明之晶圓型態封裝與其它技術之比較。

表二

			T
	品面性感 CSP	Tessera (micro- BGA)	Rigid laminate
成本 (英金分/每	品面型器:	個別品片対象:	個別品片針裝;
一接神)	多短型程	大於 1 英金分/每一接	大於 其金分/每一接腳
	小於 0.5 英金分/每一	5i+	
	换脚		
医品放针	初期投资小於 10% 其	物期投资大於 50k 英	初期投资大於 30k 其金.
	1 ;	1 :	變換成本昂貴:
	可彈性變换。	斐换成本昂贵;	望换进期:我月
	斐典週期:一天之内	更换进期:数月	
这入或本	+ + :	+ +	16.
	可以利用品面嵌之故伪		
可靠度	"具贯" 封装·其抗洪、	矿基岩粉一面	Glob top on flex
	温度以及烘烤、cyc.		
坦成	BGA	BGA	BGA
彈性	只變更單基	高勇斯的設計以及製	高要大幅度之新的设计以
		er	及製作
尺寸	品租大小	大於品粒大小	超過晶粒尺寸之百分之二
			+
晶粒熔波(Die	可以提供,作局可以到	全限於空間,自造界其	受限於空間, 金埃భ線
shrink)	进界(30u)	传 弗 300u	(wire bonding)而模拉缩小
			ft.
# A	品图成装在一其它	TAB/lead bond	Wire bond/Flip chip
應用	Memory, logic, ASIC,	Memory,	Memory,
	IPC, smart media,	logic ·	Logic
	analog, RF		
接際教目	小於 200 pins	小於 200 pins	沒有限制"
中央型(Center	神 AL Super	不容易	尚可
pads)			



圖式簡單說明

圖式簡單說明:

本 發 明 的 較 佳 實 施 例 將 於 往 後 之 說 明 文 字 中 輔 以 下 列 圖 形 做 更 詳 細 的 闡 迹 :

圖一至十圖為傳統技術之截面圖。

圖十一所顯示為本發明披附一玻璃於晶圓背面以及蝕刻晶 風步驟之半導體晶圓截面圖。

圖十二所顯示為本發明真空塗佈環氣樹脂 (epoxy)於晶團上步驟之半導體晶圖截面圖。

圖十三所顯示為本發明以雷射開墊穿孔 (pad open)步驟之半導體晶圓截面圖。

圖十四所顯示為熱流錫膏步驟之半導體晶圓截面圖。

圖十五所顯示為本發明按附一玻璃於晶圓背面以及鼓刻晶 圓步驟之半導體晶圓截面圈。

元件符號對照

1 玻璃 2 晶圓

3 環 氧 樹 脂 (epoxy) 4 晶 粒

5 晶圓 6 環氧樹脂 (epoxy)

7切割道 8 玻璃

9 溝 渠 10 環 氧 樹 脂 (epoxy)

11 環 氣 樹 脂 (epoxy)12 玻 璃 13 墊 14 膜 層

15 開孔 16 溝渠



圈式簡單說明

17 電路

19 錫膏罩幕 21 錫球

24 切割膠帶

18 銲錫膜層

20 錫膏罩幕

22 錫球



申請專利範圍:

1.一種晶圓型態封裝之製程,該製程包含:

提供一具有複數個晶粒形成於其上之晶圓;

研磨該晶圓之背面;

使用一第一黏著物質貼附一材質於該晶圓之該背面;

蝕刻該晶圓上之切割道用以分離該複數個晶粒;

真空塗佈第二黏著物質於該被蝕刻之晶圓上;

執行一墊開孔步驟以暴露該複數晶粒上之該複數墊;

執行電路重新分佈步驟,將電路佈局於該第二黏著物質之 上;

形成一錫膏罩幕於該第二黏著物質之上用以暴露一在該電路上之预定區域;

執行一錫膏印刷步驟以形成錫膏於該預定匾域之上;以及 熱流該錫膏。

- 2.如申請專利範圍第 1項之晶圓型態封裝之製程,其中該 貼附之材質包含玻璃。
- 3.如申請專利範圍第 1項之晶圓型態封裝之製程,其中該 貼附之材質包含陶瓷。
- 4.如申請專利範圍第 1項之晶圓型態封裝之製程,其中該 貼附之材質包含石英。



- 5.如申請專利範圍第 1項之晶圖型態封裝之製程,其中該第一點著材質包含環氣樹脂 (epoxy)。
- 6.如申請專利範圍第 1項之晶圖型態封裝之製程,其中該第二黏著材質包含環氣樹脂 (epoxy)。
- 7.如申请專利範圍第1項之晶圓型態封裝之製程,其中在研磨該品圓之背面之前,更包含貼一膠帶於該晶圓之上。
- 8.如申請專利範圍第7項之晶圖型態封裝之製程,其中在 貼附該打質於該晶圓之背面後,更包含去除該膠帶。
- 9.如申請專利範圍第1项之晶圖型態封裝之製程,其中在 真空塗佈該第二黏著材質之後更包含固化該第二黏著材 質。
- 10.如申請專利範圍第 9項之晶圓型態封裝之製程,其中上 述之固化為使用紫外線照射。
- 11.如申請專利範圍第 1項之晶團型態封裝之製程,其中在執行該整關孔步驟之前,更包含研磨該第二黏著材質。
- 12.如申請專利範圍第1項之晶圓型態封裝之製程,其中上



述之墊開孔為利用雷射形成。

- 13.如申請專利範圍第 1項之晶圓型態封裝之製程,其中在執行該熱流步驟之後,更包含測試該晶圓。
- 14.如申請專利範圍第13項之晶圖型態封裝之製程,其中在執行該測試之後,更包含言該切割道切割該晶圖。
- 15.一種晶圓型態封裝,包含:
- 一具有複數個晶粒形成於其上之晶團,其中該晶圓具有溝 渠形成於該切割道之上;
- 一材質利用第一黏著材質貼附於該晶圓之背面;
- 第二黏著材質位於該複數個晶粒之上以及填入該溝渠,該 複數個晶粒具有複數個墊形成於其上;
- 一 電路佈局形成於該第二黏著材質之上,以及連接該複數個墊;
- 一錫球罩幕覆蓋該電路佈局以及該第二黏著材質,以及暴露部分之該電路佈局;以及
- 錫球形成於該被暴露之部分之上以及連接該電路佈局。
- 16.如申請專利範圍第15項之晶圓型態封裝,其中該貼附之材質包含玻璃。
- 17.如申請專利範圍第15項之晶圓型態封裝,其中該貼附



之材質包含陶瓷。

18.如申請專利範圍第15項之晶圓型態封裝,其中該貼附之材質包含石英。

19.如申請專利範圍第15項之晶圓型態封裝,其中該第一黏著材質包含環氧樹脂 (epoxy)。

20.如申請專利範圍第15項之晶圖型態封裝,其中該第二 黏著材質包含環氣樹脂 (epoxy)。








圖 二 (習用技術)



圖 三 (習用技術)




圖 四 (習用技術)




圖 五 (習用技術)




圖 六。 (習用技術)




圖 七 (習用技術)




圖 八 (習用技術)







圖 九 (習用技術)












圖 十五

四、中文發明摘要 (發明之名稱:)

for of the

晶圓型態封裝及其製程

英文發明摘要 (發明之名稱:)

Abstract of the Disclosure

The present invention includes polishing the wafer backside by a grinder. Subsequently, a glass is laminated on the wafer backside surface by using epoxy. Then, the wafer is etched to isolate the dies. An epoxy is then coated on the wafer by means of vacuum coating process. Then, a curing step is performed by using the ultraviolet (UV) radiation to harden the epoxy. A grinding process is optional used to grind the epoxy on the wafer



